EP3C80U484C7 vs EP3C55U484C7 Comparaison
Comparaison détaillée côte à côte de EP3C80U484C7 par Intel et EP3C55U484C7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP3C80U484C7 | EP3C55U484C7 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $113,50 | $23,10 |
| Series | Cyclone III | Cyclone III |
| Family | EP3C80 | — |
| Logic Elements | 81,264 | — |
| Embedded Memory | 2,810,880 bits (295 M9K blocks) | — |
| Embedded 18x18 Multipliers | 244 | — |
| PLLs | 4 | — |
| Maximum User I/O Pins | 429 (approximate, package-dependent) | 327 |
| Boîtier | 484-FBGA (UBGA) | 484-ball UBGA (Ultra-FineLine BGA) |
| Speed Grade | -7 (commercial) | C7 (Commercial) |
| Core Voltage | 1.2 V | 1.2 V |
| I/O Voltage Range | 1.2 V to 3.3 V | — |
| Process Technology | 65 nm low-power CMOS | 65 nm CMOS |
| Température de jonction en fonctionnement | 0 C to 85 C (commercial) | — |
| Configuration Modes | Passive Serial, Active Serial, JTAG, AES-encrypted bitstream | — |
| Memory Interface Support | DDR, DDR2, QDRII SDRAM | — |
| I/O Standards | LVDS, LVTTL, LVCMOS, SSTL, HSTL | — |
| Statut RoHS | Compliant | Compliant |
| Logic Elements (LEs) | — | 55,856 |
| Logic Array Blocks (LABs) | — | 3,488 |
| Embedded Memory (bits) | — | 2,396,160 |
| Embedded Multipliers (18x18) | — | 156 |
| Number of PLLs | — | 4 |
| Maximum Operating Frequency | — | 437 MHz |
| I/O Bank Voltages | — | 1.2 V / 2.5 V / 3.0 V / 3.3 V |
| Package Dimensions | — | 19 x 19 mm |
| Ball Pitch | — | 0.80 mm |
| Température de fonctionnement | — | 0C to +85C (Commercial) |
| Type de montage | — | Surface Mount (BGA) |