EP3CLS100U484C7N vs EP3C80U484C7N Comparaison
Comparaison détaillée côte à côte de EP3CLS100U484C7N par Altera et EP3C80U484C7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP3CLS100U484C7N | EP3C80U484C7N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $412,65 | $0,00 |
| Device Family | Cyclone III LS | — |
| Logic Elements | 100,448 | — |
| Embedded Memory | 4,451,328 bits (4.4 Mbit) | 2,810,880 bits |
| User I/O Pins | 278 | — |
| Boîtier | 484-ball FBGA (UBGA) | — |
| Process Technology | 65 nm TSMC low-power | 65 nm |
| Core Supply Voltage | 1.2 V | — |
| Speed Grade | 7 (commercial) | — |
| Maximum Internal Frequency | 437.5 MHz | — |
| Température de fonctionnement | 0C to +85C (commercial) | — |
| Configuration Mode | AS / AP / PS / JTAG | — |
| DSP Blocks (18x18 multipliers) | [DATA_NEEDED: DSP block count] | — |
| PLLs | [DATA_NEEDED: PLL count] | — |
| I/O Banks | 8 | — |
| Type de montage | Surface Mount (BGA) | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS status] |
| Lead-Free | Yes | — |
| Device Type | — | Field Programmable Gate Array (FPGA) |
| Product Family | — | Cyclone III |
| Logic Cell Count | — | 81,264 cells |
| User I/O Count | — | 295 I/O |
| Fréquence d'horloge maximale | — | 437.5 MHz |
| Tension d'alimentation | — | 1.2 V |
| Terminal Count | — | 484 terminals |
| Package Code | — | FBGA |
| Package Description | — | 484-UBGA |
| Package Shape | — | Rectangular |
| Terminal Form | — | Ball |
| Temperature Grading | — | Other |
| Style de montage | — | Surface Mount |
| REACH Status | — | [DATA_NEEDED: REACH status] |
| AEC-Q100 Qualification | — | [DATA_NEEDED: AEC-Q100 qualification] |