EP4SGX530NF45C2NES vs EP4SGX360NF45C2N Comparaison

Comparaison détaillée côte à côte de EP4SGX530NF45C2NES par Intel et EP4SGX360NF45C2N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Intel
EP4SGX530NF45C2NES EP4SGX530NF45C2NES - Stratix IV GX FPGA, 531K LE, 1932-FBGA | Intel

EP4SGX530NF45C2NES - Stratix IV GX FPGA, 531K LE, 1932-FBGA | Intel

EP4SGX530NF45C2NES ⚠ Dernier achat

Comparaison des spécifications

Paramètre EP4SGX530NF45C2NES EP4SGX360NF45C2N
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $3 950,00 $11 800,00
Family Stratix IV GX Stratix IV GX
Logic Elements 531,200 353,600
Adaptive Logic Modules (CLBs) 21,248 —
Embedded Memory 28,033,024 bits (approx. 27.2 Mbit / 3,423 Kbit per M9K block) —
Maximum User I/O 920 —
DSP Blocks [DATA_NEEDED: DSP block count] —
Transceivers Multi-gigabit transceivers (up to 12.5 Gbps) Hard multi-gigabit transceivers up to 8.5 Gbps
Core Voltage VCC 0.87 V to 0.93 V —
Maximum Core Frequency 800 MHz —
Process Technology 40 nm 40 nm
Boîtier 1932-ball FBGA (FCBGA), 45 mm x 45 mm 1932-ball FC-FBGA
JEDEC Package Code S-PBGA-B —
Operating Temperature (Commercial) 0C to +85C —
Type de montage Surface Mount Surface Mount (flip-chip BGA)
Lead-Free / RoHS Yes (LEAD FREE per datasheet) Yes (compliant)
Configuration Modes Passive Serial, Fast Passive Parallel, JTAG —
Hard IP Blocks PCI Express, Memory Controllers, DSP blocks —
Statut du cycle de vie Last Time Buy (per Stratix IV family status) —
Logic Array Blocks (LABs) — 14,144
User I/Os — 920
Embedded Memory Bits — 23,105,536
Embedded Memory Type — M9K + MLAB
Core Voltage (VCCINT) — 0.9 V
PCI Express Hard IP — Gen1/Gen2 with x1/x2/x4 support
Speed Grade — -2 (commercial performance)
Température de fonctionnement — 0C to 85C (commercial, N suffix in legacy Altera marking)
Niveau MSL — MSL3 (per JEDEC J-STD-020)
Configuration — JTAG / Fast Passive Parallel / Active Serial (EPCS)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis