EP610DC-10 vs EP610DC15 Comparaison
Comparaison détaillée côte à côte de EP610DC-10 par Intel et EP610DC15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP610DC-10 | EP610DC15 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,95 | $7,50 |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Maximum Pipelined Data Rate | 100 MHz | — |
| Pin-to-Pin Propagation Delay (tpd) | 10 ns | — |
| Speed Grade | -10 | — |
| Boîtier | 24-pin CDIP (Ceramic DIP, windowed) | 24-pin CDIP (Ceramic DIP, windowed) |
| Type de montage | Through-Hole | Through-Hole |
| Technology | CMOS, EPROM-based (UV-erasable) | CMOS |
| Tension d'alimentation | 5 V (single supply) | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C |
| I/O Pins | [DATA_NEEDED: exact I/O count for CDIP-24 variant] | — |
| Logic Elements | 16 macrocells (programmable AND/OR array) | — |
| Configuration Memory | UV-erasable EPROM | — |
| Reprogrammable | Yes (UV erase window on package) | — |
| Statut RoHS | [DATA_NEEDED: not stated in verified web data] | unknown |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP610 Classic EPLD |
| Architecture | — | PAL-type |
| Propagation Delay (tPD) | — | 15 ns |
| Maximum Clock Frequency (fMAX) | — | 71.4 MHz |
| Pipelined Data Rate | — | up to 100 MHz |
| Total Inputs | — | 20 |
| I/O Lines | — | 16 |
| Product Terms | — | 160 |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Reprogrammability | — | Yes (UV erasable via windowed package) |