EP610DC-25 vs EP610DC-30 Comparaison

Comparaison détaillée côte à côte de EP610DC-25 par Rochester Electronics et EP610DC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-25 EP610DC-30
Marque Rochester Electronics Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $10,40
Family Altera Classic EPLD EP610 (Classic Device Family)
Product Type EPLD (Erasable Programmable Logic Device) Classic EPLD (Erasable Programmable Logic Device)
Macrocells 16 16
Equivalent Gates 300 —
Maximum Propagation Delay (tPD) 25 ns —
Pipelined Data Rate Up to 100 MHz —
Number of I/O Pins 22 —
Number of Dedicated Inputs 4 —
Total Pin Count 24 —
Boîtier 24-pin CDIP (Ceramic DIP, through-hole) 24-pin CERDIP (windowed)
Type de montage Through Hole Through-Hole
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Température de fonctionnement 0 C to +70 C Commercial (0C to +70C)
Technology CMOS EPROM (UV-erasable) CMOS EPROM
Programming Method JEDEC fuse-map / UV-erase —
Speed Grade Suffix -25 (25 ns tPD) —
Logic Expanders — 4 (4 product terms per macrocell)
Usable Gates — 300
Maximum Pipelined Clock Frequency — 100 MHz
Propagation Delay (tPD) — 30 ns
Dedicated Inputs — 16
I/O Pins — 16 (with output enable)
Speed Grade — -30 (30 ns tPD)
Programmability — UV-erasable, windowed EPROM
Security Bit — Yes (protects design after programming)
Output Modes — Registered and Combinatorial

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis