EP610DC-35 vs EP610DI-35 Comparaison

Comparaison détaillée côte à côte de EP610DC-35 par Altera et EP610DI-35 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-35 EP610DI-35
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,40 $9,85
Device Type CPLD - Classic EPLD —
Family Altera Classic EP610 Altera Classic EPLD
Macrocells 16 —
Usable Gates 300 300
Propagation Delay (tPD) 35 ns —
Maximum Frequency (fMAX) 28.6 MHz —
Pipelined Data Rate up to 100 MHz —
Supply Voltage (VCC) 5 V —
Process Technology CMOS —
Program/erase Method UV-erasable (windowed CERDIP) —
Boîtier 24-pin CDIP (windowed CERDIP) 0.300 inch 24-pin CDIP (Ceramic DIP)
Type de montage Through-Hole (DIP) Through-hole
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] [DATA_NEEDED: industrial/commercial grade range]
Manufacturer Originally Altera; today supplied via Rochester Electronics (authorized) —
Statut RoHS [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] [DATA_NEEDED: not confirmed in supplied web data]
Series — EP610
Logic Cells / Macrocells — 16 macrocells
Product Terms — 160
I/O Pins — 16 bidirectional
Total Inputs — 20 (including 4 dedicated inputs)
Propagation Delay (tpd) — 35 ns
Maximum Toggle Frequency — 28.6 MHz
Internal Pipelined Data Rate — Up to 100 MHz
Tension d'alimentation — 5 V
Technology — CMOS, UV-erasable

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis