EP610DI-25 vs EP610DI-30N Comparaison
Comparaison détaillée côte à côte de EP610DI-25 par Intel et EP610DI-30N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP610DI-25 | EP610DI-30N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $17,80 |
| Part Family | Classic EPLD | — |
| Macrocells | 16 | 16 |
| Propagation Delay (tPD) | 25 ns | 30 ns |
| Maximum Pipelined Clock Frequency | 100 MHz (max fCNT, per family datasheet) | — |
| I/O Pins | 16 (bidirectional) | — |
| Dedicated Inputs | 4 | — |
| Total User I/O | 20 | — |
| Technology | CMOS EPROM (UV-erasable) | — |
| Supply Voltage (VCC) | 5 V nominal | 5 V ±5% |
| Package Type | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 | — |
| Nombre de broches | 24 | 24 |
| Type de montage | Through-Hole (DIP) | Through-hole (DIP) |
| Température de fonctionnement | Industrial (per "I" suffix) | -40°C to +85°C (industrial) |
| Speed Grade Suffix | 25 = 25 ns | — |
| Compliance | RoHS status unknown (legacy 1990s part) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Family | — | Altera Classic EP610 |
| Usable Gates | — | 300 |
| Maximum Frequency | — | 33.3 MHz (system); 100 MHz (pipelined) |
| Boîtier | — | CDIP-24 (Ceramic DIP, windowed) |
| Process Technology | — | CMOS |
| Programming Method | — | UV-erasable (windowed ceramic) |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |
| Statut RoHS | — | [DATA_NEEDED: RoHS status] |