EP610DI-35 vs EP610DC-25 Comparaison
Comparaison détaillée côte à côte de EP610DI-35 par Intel et EP610DC-25 par Rochester Electronics. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EP610DI-35 - 16-Macrocell Classic EPLD, 35ns, 5V, 24-CDIP | Intel / Altera
EP610DI-35 ObsoleteRochester Electronics
EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester
EP610DC-25 ✓ ActifComparaison des spécifications
| Paramètre | EP610DI-35 | EP610DC-25 |
|---|---|---|
| Marque | Intel | Rochester Electronics |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,85 | $9,95 |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Series | EP610 | — |
| Logic Cells / Macrocells | 16 macrocells | — |
| Usable Gates | 300 | — |
| Product Terms | 160 | — |
| I/O Pins | 16 bidirectional | — |
| Total Inputs | 20 (including 4 dedicated inputs) | — |
| Propagation Delay (tpd) | 35 ns | — |
| Maximum Toggle Frequency | 28.6 MHz | — |
| Internal Pipelined Data Rate | Up to 100 MHz | — |
| Tension d'alimentation | 5 V | — |
| Technology | CMOS, UV-erasable | CMOS EPROM (UV-erasable) |
| Boîtier | 24-pin CDIP (Ceramic DIP) | 24-pin CDIP (Ceramic DIP, through-hole) |
| Type de montage | Through-hole | Through Hole |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial grade range] | 0 C to +70 C |
| Statut RoHS | [DATA_NEEDED: not confirmed in supplied web data] | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Macrocells | — | 16 |
| Equivalent Gates | — | 300 |
| Maximum Propagation Delay (tPD) | — | 25 ns |
| Pipelined Data Rate | — | Up to 100 MHz |
| Number of I/O Pins | — | 22 |
| Number of Dedicated Inputs | — | 4 |
| Total Pin Count | — | 24 |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V (5 V nominal) |
| Programming Method | — | JEDEC fuse-map / UV-erase |
| Speed Grade Suffix | — | -25 (25 ns tPD) |