EP610IDC-10 vs EP610DC-30 Comparaison

Comparaison détaillée côte à côte de EP610IDC-10 par Intel et EP610DC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610IDC-10 EP610DC-30
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,85 $10,40
Device Family Altera Classic EPLD —
Logic Capacity 300 usable gates —
Macrocell Count 16 macrocells —
Pin-to-Pin Logic Delay (tpd) 10 ns —
Maximum Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 5 V (nominal) —
I/O Logic Compatibility 100% TTL emulation —
Technology CMOS, UV-erasable (windowed ceramic) CMOS EPROM
Package Type 24-pin Ceramic DIP (CDIP) —
Dedicated Inputs 4 16
I/O Pins 20 16 (with output enable)
Plage de température de fonctionnement 0 °C to +70 °C (commercial) —
Programmable Interconnect Yes (on-chip) —
In-System Programmability Yes (via MAX+PLUS II) —
Boundary-Scan Test Yes (per device documentation) —
Statut RoHS [DATA_NEEDED: RoHS status of CDIP-10 variant] —
Type de montage Through-hole Through-Hole
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — EP610 (Classic Device Family)
Macrocells — 16
Logic Expanders — 4 (4 product terms per macrocell)
Usable Gates — 300
Maximum Pipelined Clock Frequency — 100 MHz
Propagation Delay (tPD) — 30 ns
Boîtier — 24-pin CERDIP (windowed)
Speed Grade — -30 (30 ns tPD)
Programmability — UV-erasable, windowed EPROM
Security Bit — Yes (protects design after programming)
Output Modes — Registered and Combinatorial
Température de fonctionnement — Commercial (0C to +70C)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis