EP610ILC-10 vs EP610DC-25 Comparaison

Comparaison détaillée côte à côte de EP610ILC-10 par Altera et EP610DC-25 par Rochester Electronics. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610ILC-10 EP610DC-25
Marque Altera Rochester Electronics
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,20 $9,95
Device Family Classic EPLD —
Product Type UV-Erasable / OTP PLD EPLD (Erasable Programmable Logic Device)
Architecture PAL-type with macrocells —
Macrocells 16 16
Usable Gates 300 —
Product Terms 160 —
I/O Pins 16 —
Dedicated Inputs 4 —
Tension d'alimentation 5 V (single supply) —
Pin-to-Pin Delay (tPD) 10 ns (grade -10) —
Counter Frequency (fCNT) 100 MHz —
Logic Family Compatibility TTL (5 V CMOS/TTL-compatible I/O) —
Boîtier PLCC-28 (plastic J-lead chip carrier) 24-pin CDIP (Ceramic DIP, through-hole)
Type de montage Surface Mount (PLCC socket or solder) Through Hole
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0 C to +70 C
Statut RoHS [DATA_NEEDED: RoHS compliance] —
Family — Altera Classic EPLD
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Pipelined Data Rate — Up to 100 MHz
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Technology — CMOS EPROM (UV-erasable)
Programming Method — JEDEC fuse-map / UV-erase
Speed Grade Suffix — -25 (25 ns tPD)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis