EP610ILC-25 vs EP610JI-30 Comparaison

Comparaison détaillée côte à côte de EP610ILC-25 par Altera et EP610JI-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610ILC-25 EP610JI-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $9,40
Family Classic EPLD (EP610 series) Altera Classic EPLD (EP610)
Device Type EEPLD (Electrically Erasable PLD) UV Erasable Programmable Logic Device (EPLD)
Usable Gates 300 —
Macrocells 16 16
Product Terms 160 160
Maximum Operating Frequency (fMAX) 40 MHz —
Pin-to-Pin Propagation Delay (tPD) 25 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Nominal Supply Voltage 5 V —
Total Inputs 20 —
Dedicated Inputs 4 4
Bidirectional I/O Pins 16 —
Plage de température de fonctionnement 0 C to +70 C (commercial) —
Boîtier 28-pin PLCC (J-lead) CQCC28 (windowed ceramic JLCC, J-bend)
Type de montage Surface Mount Surface Mount (JLCC)
Process Technology CMOS, electrically erasable CMOS
Programming Method In-system, electrically erasable —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Propagation Delay (tpd) — 30 ns (max)
Pipelined Data Rate — Up to 100 MHz
I/O Pins — 16
External Clocks — 2
Tension d'alimentation — 5 V (single supply)
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible
Température de fonctionnement — -40C to +85C (industrial, per EP610 family suffix convention)
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis