EP610JI-30 vs EP610IPC-10 Comparaison

Comparaison détaillée côte à côte de EP610JI-30 par Altera et EP610IPC-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610JI-30 EP610IPC-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,40 $16,40
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) EPLD (Erasable Programmable Logic Device)
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 160 total
Dedicated Inputs 4 4
I/O Pins 16 16
External Clocks 2 —
Tension d'alimentation 5 V (single supply) 5 V
Process Technology CMOS —
Boîtier CQCC28 (windowed ceramic JLCC, J-bend) 24-pin PDIP (Plastic DIP)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Température de fonctionnement -40C to +85C (industrial, per EP610 family suffix convention) -40C to +85C (industrial)
Type de montage Surface Mount (JLCC) —
Statut RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] —
Lead-Free [DATA_NEEDED: lead-free status] —
Programmable Gates — 300 usable gates
Maximum Operating Frequency — 100 MHz
Propagation Delay (tPD) — 15 ns (commerical -10 grade)
Total Input Pins — 20
Architecture — Turbo-only AND-OR-NOT, PAL-type
Technology — CMOS EPROM (UV-erasable / OTP)
Programming Method — Altera programming hardware (UV erase for I grade, OTP for C grade)
TTL Emulation — 100% TTL compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis