EP610JI-30 vs EP610IPC-10 Comparação

Comparação detalhada lado a lado de EP610JI-30 por Altera e EP610IPC-10 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP610JI-30 EP610IPC-10
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,40 $16,40
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) EPLD (Erasable Programmable Logic Device)
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 160 total
Dedicated Inputs 4 4
I/O Pins 16 16
External Clocks 2 —
Tensão de alimentação 5 V (single supply) 5 V
Process Technology CMOS —
Encapsulamento CQCC28 (windowed ceramic JLCC, J-bend) 24-pin PDIP (Plastic DIP)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Temperatura de operação -40C to +85C (industrial, per EP610 family suffix convention) -40C to +85C (industrial)
Tipo de montagem Surface Mount (JLCC) —
Status RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] —
Lead-Free [DATA_NEEDED: lead-free status] —
Programmable Gates — 300 usable gates
Maximum Operating Frequency — 100 MHz
Propagation Delay (tPD) — 15 ns (commerical -10 grade)
Total Input Pins — 20
Architecture — Turbo-only AND-OR-NOT, PAL-type
Technology — CMOS EPROM (UV-erasable / OTP)
Programming Method — Altera programming hardware (UV erase for I grade, OTP for C grade)
TTL Emulation — 100% TTL compatible

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação