EP610JI-30 vs EP610LC-30 Comparaison

Comparaison détaillée côte à côte de EP610JI-30 par Altera et EP610LC-30 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610JI-30 EP610LC-30
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,40 $16,40
Family Altera Classic EPLD (EP610) Classic EPLD (EP610)
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 —
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz up to 100 MHz
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
Tension d'alimentation 5 V (single supply) —
Process Technology CMOS —
Boîtier CQCC28 (windowed ceramic JLCC, J-bend) 24-pin CERDIP / PDIP
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Température de fonctionnement -40C to +85C (industrial, per EP610 family suffix convention) 0 C to +70 C (commercial) / -55 C to +125 C (military)
Type de montage Surface Mount (JLCC) Through-Hole
Statut RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
Macro Cells — 16
Logic Gates — Equivalent to 300 gates (typical)
Pin-to-Pin Delay (tPD) — 30 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V
Programming Voltage (VPP) — 13 V nominal
Technology — CMOS EPROM (UV-erasable)
Erase/Program Cycles — 1000 typical
Type de sortie — CMOS tri-state (programmable)
Logic Compatibility — TTL and CMOS
Turbo Mode — Yes (registered path bypass)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis