EP610JI-30 vs EP610LC-30 Comparação

Comparação detalhada lado a lado de EP610JI-30 por Altera e EP610LC-30 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP610JI-30 EP610LC-30
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,40 $16,40
Family Altera Classic EPLD (EP610) Classic EPLD (EP610)
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 —
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz up to 100 MHz
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
Tensão de alimentação 5 V (single supply) —
Process Technology CMOS —
Encapsulamento CQCC28 (windowed ceramic JLCC, J-bend) 24-pin CERDIP / PDIP
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Temperatura de operação -40C to +85C (industrial, per EP610 family suffix convention) 0 C to +70 C (commercial) / -55 C to +125 C (military)
Tipo de montagem Surface Mount (JLCC) Through-Hole
Status RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
Macro Cells — 16
Logic Gates — Equivalent to 300 gates (typical)
Pin-to-Pin Delay (tPD) — 30 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V
Programming Voltage (VPP) — 13 V nominal
Technology — CMOS EPROM (UV-erasable)
Erase/Program Cycles — 1000 typical
Tipo de saída — CMOS tri-state (programmable)
Logic Compatibility — TTL and CMOS
Turbo Mode — Yes (registered path bypass)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação