EP610LC-15 vs EP610LC-30 Comparaison
Comparaison détaillée côte à côte de EP610LC-15 par Altera et EP610LC-30 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP610LC-15 | EP610LC-30 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $4,65 | $16,40 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic EPLD (EP610) | Classic EPLD (EP610) |
| Logic Elements / Macrocells | 16 macrocells | — |
| Equivalent Gates | 300 gates | — |
| Propagation Delay (tpd) | 15 ns | — |
| Counter Frequency (fmax) | 83.3 MHz | — |
| Pipelined Data Rate | up to 100 MHz | up to 100 MHz |
| Supply Voltage (Vcc) | 5 V (single supply) | — |
| Process Technology | CMOS | — |
| Boîtier | 28-pin PLCC (J-lead, plastic OTP) | 24-pin CERDIP / PDIP |
| Type de montage | Surface Mount | Through-Hole |
| Nombre de broches | 28 | — |
| Température de fonctionnement | 0C to +70C (commercial) [DATA_NEEDED: full temperature grade] | 0 C to +70 C (commercial) / -55 C to +125 C (military) |
| Programming | OTP (one-time programmable) | — |
| Statut RoHS | unknown | [DATA_NEEDED: RoHS status] |
| Niveau MSL | [DATA_NEEDED: MSL rating] | — |
| Macro Cells | — | 16 |
| Logic Gates | — | Equivalent to 300 gates (typical) |
| Pin-to-Pin Delay (tPD) | — | 30 ns |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Programming Voltage (VPP) | — | 13 V nominal |
| Technology | — | CMOS EPROM (UV-erasable) |
| Erase/Program Cycles | — | 1000 typical |
| Type de sortie | — | CMOS tri-state (programmable) |
| Logic Compatibility | — | TTL and CMOS |
| Turbo Mode | — | Yes (registered path bypass) |