EP610LC-30 vs EP610LC15 Comparaison

Comparaison détaillée côte à côte de EP610LC-30 par Intel et EP610LC15 par Rochester Electronics. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610LC-30 EP610LC15
Marque Intel Rochester Electronics
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,40 $5,45
Family Classic EPLD (EP610) —
Macro Cells 16 —
Logic Gates Equivalent to 300 gates (typical) —
Pin-to-Pin Delay (tPD) 30 ns —
Pipelined Data Rate up to 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V (±10%)
Programming Voltage (VPP) 13 V nominal —
Technology CMOS EPROM (UV-erasable) UV-erasable EPROM, CMOS
Boîtier 24-pin CERDIP / PDIP PLCC-28 (J-Lead)
Température de fonctionnement 0 C to +70 C (commercial) / -55 C to +125 C (military) 0 °C to +70 °C (LC suffix = commercial)
Erase/Program Cycles 1000 typical —
Type de montage Through-Hole —
Type de sortie CMOS tri-state (programmable) —
Statut RoHS [DATA_NEEDED: RoHS status] Compliant (Rochester re-creation)
Logic Compatibility TTL and CMOS —
Turbo Mode Yes (registered path bypass) —
Device Family — Classic EPLD (EP610)
Number of Macrocells — 16
Number of Usable Gates — [DATA_NEEDED: usable gate count]
Propagation Delay (tPD) — 15 ns
Maximum Toggle Frequency (fMAX) — 83.3 MHz
Dedicated Inputs — 10
I/O Pins — 16
Total Logic Pins — 24
Programming Interface — Altera 4-pin serial (Classic algorithm)
Security Bit — Yes (programmable)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis