EP610LC-35 vs EP610LC-25 Comparaison
Comparaison détaillée côte à côte de EP610LC-35 par Altera et EP610LC-25 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP610LC-35 | EP610LC-25 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $6,20 |
| Family | Altera Classic EPLD | Classic EPLD |
| Device Series | EP610 | — |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tpd) | 37 ns | — |
| Supply Voltage (Vcc) | 5 V | — |
| Technology | CMOS EEPROM (one-time-programmable plastic) | CMOS |
| Boîtier | 28-pin PLCC (J-lead) | PLCC-28 |
| Température de fonctionnement | Commercial (0C to +70C) [DATA_NEEDED: exact grade letter] | 0C to +70C (commercial) |
| Speed Grade | -35 (slowest EP610) | — |
| Type de montage | Surface Mount | Surface Mount |
| Programmable Pins | 24 input / 16 output (shared macrocells) | — |
| Statut RoHS | [DATA_NEEDED: rohs_status] | [DATA_NEEDED] |
| Lead-Free | [DATA_NEEDED: lead_free] | — |
| Niveau MSL | [DATA_NEEDED: msl_level] | — |
| Programming Tool | MAX+PLUS II development system | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 4 |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Toggle Frequency | — | 100 MHz |
| Pipelined Data Rate | — | Up to 100 MHz |
| Tension d'alimentation | — | 5 V ±5% |
| Programmability | — | UV-erasable (windowed package) |
| I/O Pins | — | [DATA_NEEDED: exact I/O count] |