EP910DC-15 vs EP910IDI-15 Comparaison

Comparaison détaillée côte à côte de EP910DC-15 par Altera et EP910IDI-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DC-15 EP910IDI-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,75 $29,00
Family Altera Classic EPLD Classic EPLD
Device Density 900 usable gates —
Macrocells 24 24
Logic Elements [DATA_NEEDED: exact LE count] —
Dedicated Inputs 12 —
Bidirectional I/O Pins 12 —
Flip-Flops 10 —
Product Terms per Macrocells 24 —
Maximum Propagation Delay (tPD) 15 ns —
Speed Grade 15 —
Supply Voltage (VCC) 5 V (typical) —
Température de fonctionnement 0C to +70C (commercial) -40C to +85C (industrial, "I" grade)
Technology CMOS EPROM, UV-erasable CMOS EPROM
Boîtier 24-pin ceramic DIP (DC) 40-pin CDIP (CerDIP) with quartz window
Type de montage Through-Hole Through-hole (DIP)
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: not explicitly stated in verified data] [DATA_NEEDED: RoHS compliance of CDIP windowed part]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 450 gates
Maximum User I/O Pins — 36
Pin-to-Pin Propagation Delay (tpd) — 15 ns
Maximum Counter Frequency — 66.6 MHz
Supply Voltage (Vcc) — 5 V
Program/Erase Method — UV-erasable windowed CerDIP
Macrocells Configurable As — D, T, JK, SR flip-flop, or combinatorial
Development Tool — MAX+PLUS II (legacy) / Altera Classic compiler
Programming Hardware — Altera Logic Programmer card
Logic Family Compatibility — Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis