EP910DC-30 vs EP9100C-30 Comparaison
Comparaison détaillée côte à côte de EP910DC-30 par Intel et EP9100C-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910DC-30 | EP9100C-30 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $15,60 | $7,95 |
| Family | Classic EPLD (EP910 series) | Altera Classic EPLD |
| Architecture | PAL-type AND-OR sum-of-products, CMOS | — |
| Gate Count | 900 usable gates | — |
| Macrocells | 24 | 48 |
| Propagation Delay (tPD) | 30 ns (max) | 30 ns |
| Clock Frequency (fCNT) | 33.3 MHz | — |
| Dedicated Inputs | 36 | 24 |
| Outputs (Macrocells) | 24 | — |
| External Clock Pins | 2 (CLK1, CLK2) | — |
| Tension d'alimentation | 5 V | — |
| Process Technology | CMOS | — |
| Programming Method | UV-Erasable / OTP | JEDEC via Altera APU or compatible programmer |
| Boîtier | DIP-40 (through-hole, 600 mil) | 40-pin ceramic DIP (CDIP) / 44-pin PLCC (windowed) / 40-pin PDIP |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Type de montage | Through-Hole | Through-Hole (DIP) / Surface Mount (PLCC) |
| Logic Density | — | 900 usable gates (approx.) |
| Flip-Flops | — | 24 |
| Maximum Toggle Frequency (fMAX) | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V (5 V nominal) |
| I/O Standard | — | TTL-compatible |
| Technology | — | CMOS, UV-erasable (window) or OTP |
| Statut RoHS | — | [DATA_NEEDED: rohs_status] |
| Military Grade Variant | — | EP9100C-30/883 (MIL-STD-883 compliant) |