EP910IDC-15 vs EP910ILC-12 Comparaison

Comparaison détaillée côte à côte de EP910IDC-15 par Altera et EP910ILC-12 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910IDC-15 EP910ILC-12
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $12,40
Manufacturer Altera (now Intel PSG) —
Family Classic EPLD Altera EP910 Classic EPLD
Equivalent Gates 450 —
Macrocells 24 —
Flip-Flops 48 —
Pin-to-Pin Delay (tPD) 15 ns —
Maximum Frequency (fCNT) 66.6 MHz —
Supply Voltage (VCC) 5 V 4.75 V to 5.25 V
Boîtier 40-pin CDIP (Ceramic DIP, through-hole) 28-PLCC (J-Lead, 11.5 x 11.5 mm)
Terminal Count 40 —
Terminal Form Through-Hole —
Temperature Grade Commercial (0C to +70C) —
Programmable Security Bit Yes —
On-board Test Circuitry Yes —
Logic Type UV Erasable EPROM-based —
I/O Pins 24 —
Dedicated Inputs 10 —
Programming Technology EPROM (UV-erasable) —
Statut RoHS non_compliant (ceramic DIP contains lead) [DATA_NEEDED: RoHS status]
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Number of Macrocells — 24
Usable Gates — 450 (typical)
Propagation Delay (tPD) — 12 ns (max)
Nominal Supply — 5 V
Memory Technology — UV-erasable CMOS EPROM
Type de montage — Surface Mount
Température de fonctionnement — -40 °C to +85 °C (industrial grade, 'I' suffix)
Configuration Storage — Non-volatile EPROM (instant-on)
Programming Method — Altera programming algorithm (serial/parallel master-slave)
Niveau MSL — [DATA_NEEDED: MSL level]
Nombre de broches — 28
Feedback Paths — 16 dedicated

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis