EP910ILI-25 vs EP910ILC-12 Comparaison
Comparaison détaillée côte à côte de EP910ILI-25 par Altera et EP910ILC-12 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910ILI-25 | EP910ILC-12 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,25 | $12,40 |
| Product Type | EPLD (Erasable Programmable Logic Device) | Classic EPLD (Erasable Programmable Logic Device) |
| Series | EP910 (Classic EPLD) | — |
| Macrocells | 24 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Product Terms | 240 (maximum) | — |
| Propagation Delay (tPD) | 25 ns | 12 ns (max) |
| Technology | CMOS, EPROM | — |
| Architecture | PAL-type with global interconnect bus | — |
| Boîtier | PLCC-44 (windowed ceramic, J-lead) | 28-PLCC (J-Lead, 11.5 x 11.5 mm) |
| Operating Voltage | 5 V (4.75 V to 5.25 V) | — |
| Température de fonctionnement | -40C to +85C (Industrial) | -40 °C to +85 °C (industrial grade, 'I' suffix) |
| Programming Method | UV-erasable (windowed), MAX+PLUS II programmer | Altera programming algorithm (serial/parallel master-slave) |
| Logic Test Circuitry | On-board JTAG-compatible test | — |
| Statut RoHS | Non-compliant (windowed ceramic package) | [DATA_NEEDED: RoHS status] |
| Family | — | Altera EP910 Classic EPLD |
| Number of Macrocells | — | 24 |
| Usable Gates | — | 450 (typical) |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Nominal Supply | — | 5 V |
| Memory Technology | — | UV-erasable CMOS EPROM |
| Type de montage | — | Surface Mount |
| Configuration Storage | — | Non-volatile EPROM (instant-on) |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |
| Nombre de broches | — | 28 |
| Feedback Paths | — | 16 dedicated |