EP910IPC-15 vs EP910DC-30 Comparaison
Comparaison détaillée côte à côte de EP910IPC-15 par Altera et EP910DC-30 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910IPC-15 | EP910DC-30 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,95 | $15,60 |
| Device Family | Altera Classic EPLD (EP910 series) | — |
| Product Type | Erasable Programmable Logic Device (EPLD) | — |
| Architecture | PAL-type, CMOS | PAL-type AND-OR sum-of-products, CMOS |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 36 |
| I/O Pins | 24 | — |
| Product Terms | 240 | — |
| External Clocks | 2 | — |
| Propagation Delay (tPD) | 15 ns | 30 ns (max) |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Température de fonctionnement | 0C to +70C (commercial, IPC suffix) | 0C to +70C (commercial) |
| Boîtier | PDIP-40 (Plastic DIP, 40-pin) | DIP-40 (through-hole, 600 mil) |
| Type de montage | Through-Hole | Through-Hole |
| Process Technology | CMOS | CMOS |
| Programming Method | JEDEC fuse map via Altera EPLD programmer | UV-Erasable / OTP |
| Nombre de broches | 40 | — |
| Statut RoHS | [DATA_NEEDED: rohs status not confirmed in verified data] | — |
| Family | — | Classic EPLD (EP910 series) |
| Gate Count | — | 900 usable gates |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| Tension d'alimentation | — | 5 V |