EP910LC-35H vs EP910LC-30 Comparaison

Comparaison détaillée côte à côte de EP910LC-35H par Altera et EP910LC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910LC-35H EP910LC-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,00 $22,50
Family Classic EPLD (EP910) —
Logic Elements 24 macrocells —
Equivalent Gates 450 usable gates —
Propagation Delay (tpd) 35 ns —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 5 V (nominal, TTL)
Technology CMOS, UV-erasable EPROM —
Boîtier 40-pin Ceramic DIP (H suffix) —
User I/O Pins 36 —
Dedicated Inputs 10 —
Température de fonctionnement [DATA_NEEDED: operating temperature range grade] —
Erasure Method UV (quartz window on H package) —
Programming Method Altera hardware programmer —
Logic Levels TTL compatible —
Courant de repos [DATA_NEEDED: typical ICC value] —
Process Node [DATA_NEEDED: process geometry] —
Type de montage Through-hole (Ceramic DIP) —
Statut RoHS unknown [DATA_NEEDED: RoHS status]
Lifecycle Obsolete (long-term supply via Rochester Electronics) —
Device Type — EPLD (Erasable Programmable Logic Device)
Macrocell Count — 24
Propagation Delay (tPD) — 30 ns (max)
Maximum Toggle Frequency — 62 MHz
Process Technology — CMOS (EPROM-based)
Package Type — PDIP-40 (Plastic DIP, through-hole)
Operating Temperature Grade — Commercial (0C to +70C)
I/O Pin Count — 24
Dedicated Input Pins — 36 (including I/O)
Product Terms per Macrocell — Up to 16
Programming Technology — UV-erasable EPROM cell
Development Tool — Altera MAX+PLUS II
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis