EP910LI-35 vs EP910ILC-25 Comparaison
Comparaison détaillée côte à côte de EP910LI-35 par Altera et EP910ILC-25 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910LI-35 | EP910ILC-25 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $25,80 | $9,95 |
| Family | Altera Classic EPLD | EP910 Classic EPLD |
| Device Series | EP910 | — |
| Usable Gates | 900 | — |
| Macrocells | 24 | 24 |
| Maximum User I/O Pins | 38 | — |
| Propagation Delay (t_PD) | 35 ns | — |
| Maximum Counter Frequency (f_CNT) | 76.9 MHz | — |
| Tension d'alimentation | 5 V (4.75 V to 5.25 V) | 5 V |
| Température de fonctionnement | -40 °C to +85 °C (Industrial) | -40C to +85C (industrial) |
| Boîtier | 44-pin PLCC (J-lead) | 44-pin JLCC (windowed ceramic) |
| Process Technology | CMOS EPROM | — |
| Programming Technology | EPROM (UV-erasable) | — |
| Erase/Program Cycles | ≥100 | — |
| Type de montage | Surface Mount | Surface Mount |
| Lead Pitch | 1.27 mm | — |
| User I/O Pins | — | 36 |
| Propagation Delay (tPD) | — | 25 ns |
| Internal Frequency (fMAX) | — | [DATA_NEEDED: fMAX rating] |
| Logic Blocks | — | Sum-of-products AND/OR array |
| Technology | — | CMOS EPROM (UV-erasable) |
| Configuration Memory | — | Non-volatile EPROM (windowed ceramic) |
| Development Tool | — | Altera MAX+PLUS II (legacy) |
| Statut RoHS | — | non_compliant (ceramic windowed package) |
| Statut du cycle de vie | — | Obsolete - last time buy was late 1990s |