EP910LI-35T vs EP910LC-35T Comparaison
Comparaison détaillée côte à côte de EP910LI-35T par Intel et EP910LC-35T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910LI-35T | EP910LC-35T |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $28,50 | $28,90 |
| Family | Classic EPLD (EP910) | Classic EPLD (EP910) |
| Logic Elements | 24 macrocells | — |
| Usable Gates | 450 | — |
| Propagation Delay (tPD) | 35 ns | 35 ns |
| Maximum Toggle Frequency (fMAX) | 28.6 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | 5 V |
| Technology | CMOS, EPROM-based | — |
| Boîtier | 44-pin PLCC (JEDEC) | PLCC-44 (J-lead) |
| Température de fonctionnement | -40C to +85C (industrial, 'I' suffix) | 0C to +70C (commercial) |
| Type de montage | Surface Mount / Socket | Surface Mount (PLCC socket or solder) |
| Programming Method | EPROM (UV-erasable for windowed versions) | — |
| Data Retention | [DATA_NEEDED: data retention years] | — |
| Number of I/O Pins | [DATA_NEEDED: I/O pin count] | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status not in verified data] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Logic Capacity | — | 450 usable gates |
| Macrocells | — | 24 |
| Maximum Operating Frequency | — | 28.6 MHz |
| User I/O Pins | — | 36 |
| Process Technology | — | CMOS (EPROM-based) |
| Erasure Method | — | UV-erasable window (ceramic package) / OTP (plastic) |
| Programming | — | Altera programming hardware + MAX+PLUS II |
| Niveau MSL | — | MSL 3 (168 hours) |