EP910LI-35T vs EP910LI-35 Comparaison
Comparaison détaillée côte à côte de EP910LI-35T par Intel et EP910LI-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910LI-35T | EP910LI-35 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $28,50 | $25,80 |
| Family | Classic EPLD (EP910) | Altera Classic EPLD |
| Logic Elements | 24 macrocells | — |
| Usable Gates | 450 | 900 |
| Propagation Delay (tPD) | 35 ns | — |
| Maximum Toggle Frequency (fMAX) | 28.6 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, EPROM-based | — |
| Boîtier | 44-pin PLCC (JEDEC) | 44-pin PLCC (J-lead) |
| Température de fonctionnement | -40C to +85C (industrial, 'I' suffix) | -40 °C to +85 °C (Industrial) |
| Type de montage | Surface Mount / Socket | Surface Mount |
| Programming Method | EPROM (UV-erasable for windowed versions) | — |
| Data Retention | [DATA_NEEDED: data retention years] | — |
| Number of I/O Pins | [DATA_NEEDED: I/O pin count] | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Device Series | — | EP910 |
| Macrocells | — | 24 |
| Maximum User I/O Pins | — | 38 |
| Propagation Delay (t_PD) | — | 35 ns |
| Maximum Counter Frequency (f_CNT) | — | 76.9 MHz |
| Tension d'alimentation | — | 5 V (4.75 V to 5.25 V) |
| Process Technology | — | CMOS EPROM |
| Programming Technology | — | EPROM (UV-erasable) |
| Erase/Program Cycles | — | ≥100 |
| Lead Pitch | — | 1.27 mm |