EP910LI44 vs EP910LC44-35 Comparaison

Comparaison détaillée côte à côte de EP910LI44 par Altera et EP910LC44-35 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910LI44 EP910LC44-35
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,20 $19,95
Family Classic EPLD Classic EPLD (OT sub-family)
Architecture PAL-type, CMOS, One-Time-Programmable PAL-type AND/OR array
Macrocells 24 24
Package Type PLCC-44 (J-lead, surface mount) —
Total Pins 44 —
Dedicated Inputs 12 —
Bidirectional I/O 24 —
Maximum Logic Inputs 36 —
Maximum Outputs 24 —
Flip-Flops 24 —
External Clocks 2 —
Maximum Propagation Delay [DATA_NEEDED: tpd for unmarked speed grade; speed-grade suffix encodes value: -15 = 15 ns, -20 = 20 ns, -25 = 25 ns, -30 = 30 ns, -35 = 35 ns, -40 = 40 ns, -45 = 45 ns, -50 = 50 ns] —
Supply Voltage (VCC) 4.75 V to 5.25 V (commercial), 4.5 V to 5.5 V (industrial) 5 V (single supply)
Operating Temperature (L grade) -40 °C to +85 °C (industrial) —
Technology CMOS —
Programmability UV-erasable (windowed) or OTP UV-erasable (windowed ceramic)
Statut RoHS non-compliant (original PLCC-44 lead finish) —
Type de montage Surface Mount (PLCC socket compatible) Surface Mount
Programming Method Altera Logic Programmer card / Data I/O / third-party EPROM programmers —
Usable Gates — 450
Propagation Delay (tPD) — 35 ns (max)
Maximum Frequency (fMAX) — 28.6 MHz
Total Inputs — 36
I/O Pins — 24
Global Clocks — 2
Température de fonctionnement — 0C to +70C (commercial)
Boîtier — 44-pin PLCC (J-leaded)
Process Technology — CMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis