EP910PC-0 vs EP910DC-30 Comparaison
Comparaison détaillée côte à côte de EP910PC-0 par Altera et EP910DC-30 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PC-0 | EP910DC-30 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,70 | $15,60 |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Classic EPLD | Classic EPLD (EP910 series) |
| Usable Gates | 900 gates | — |
| Macrocells | 24 | 24 |
| Logic Blocks | 6 (4 macrocells each) | — |
| Dedicated Inputs | 10 | 36 |
| I/O Pins | 24 | — |
| Boîtier | PDIP-40 (Plastic DIP, 40-pin) | DIP-40 (through-hole, 600 mil) |
| Speed Grade | -0 (slowest) | — |
| Tension d'alimentation | 5 V (single supply) | 5 V |
| Process Technology | CMOS | CMOS |
| Logic Compatibility | 100% TTL emulation | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programming Method | UV-erasable / OTP | UV-Erasable / OTP |
| Type de montage | Through-Hole (DIP) | Through-Hole |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Propagation Delay (tPD) | — | 30 ns (max) |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |