EP910PC-15 vs EP910PC-35 Comparaison

Comparaison détaillée côte à côte de EP910PC-15 par Altera et EP910PC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910PC-15 EP910PC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $12,80 $8,70
Family Altera Classic EPLD Classic EPLD
Usable Gates 900 —
Macrocells 24 24
Maximum Pin-to-Pin Delay (tpd) 15 ns —
Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (Icc) 80 mA typical —
Dedicated Inputs 10 12
Dedicated I/O Pins 12 —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Boîtier 24-pin PDIP (PDIP-24, 0.300 inch) 40-pin PDIP (Plastic DIP)
Type de montage Through-Hole Through-Hole
Process Technology CMOS, UV-erasable —
Programming Method Altera Logic Programmer card UV-erase (ceramic) / OTP (plastic), A+PLUS / MAX+PLUS tools
Statut RoHS [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS] —
Niveau MSL Not applicable (through-hole) —
Device Type — EPLD (Erasable Programmable Logic Device)
I/O Pins — 24
Total Inputs — 36
Product Terms — 240
Propagation Delay (tPD) — 35 ns
Maximum Counter Frequency — 37 MHz
Internal Performance Frequency — 100 MHz
Technology — CMOS, UV-erasable/OTP
Tension d'alimentation — 5 V
Architecture — PAL-type sum-of-products, AND/OR array
Compliance / RoHS — [DATA_NEEDED: RoHS status - legacy part]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis