EP910PI-20T vs EP910PI-25T Comparaison
Comparaison détaillée côte à côte de EP910PI-20T par Intel et EP910PI-25T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PI-20T | EP910PI-25T |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $9,75 |
| Family | Altera Classic EPLD | Altera Classic EPLD Family |
| Device | EP910 | — |
| Number of Macrocells | 24 | — |
| Number of Usable Gates | [DATA_NEEDED: usable gate count] | — |
| Propagation Delay (tpd) | 20 ns | 25 ns |
| Maximum Toggle Frequency | 62.5 MHz | — |
| Number of Dedicated Inputs | 12 | — |
| Number of I/O Pins | 20 | — |
| Nombre de broches | 40 | — |
| Boîtier | PDIP-40 (PI) | 40-pin PDIP (600-mil) |
| Type de montage | Through-Hole (DIP) | Through-Hole (DIP) |
| Technology | CMOS EPROM (UV-erasable) | CMOS, UV-erasable EPROM |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| Programming | Standard EPROM programmer, JEDEC map | UV-erasable |
| Statut RoHS | unknown | [DATA_NEEDED: RoHS compliance] |
| Statut du cycle de vie | Not Recommended for New Designs (NRND) | — |
| Macrocells | — | 24 |
| Equivalent Gates | — | 900 (SSI/MSI equivalent) |
| Maximum Inputs | — | 36 |
| Maximum Outputs | — | 24 |
| Supply Voltage (VCC) | — | 5 V |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| Static Power | — | <100 mW (typical CMOS) |