EPC1441TI32 vs EPC2-TI32N Comparaison
Comparaison détaillée côte à côte de EPC1441TI32 par Altera et EPC2-TI32N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC1441TI32 | EPC2-TI32N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,30 | $11,50 |
| Type de mémoire | OTP Configuration PROM | — |
| Taille de mémoire | 440,800 x 1 bit (approximately 440 kb) | 1.6 Mb |
| Memory Organization | Serial, 1-bit data bus | 1,695,680 x 1 |
| Tension d'alimentation | 5.0 V | — |
| Access Time | 90 ns (approximately 10 MHz) | — |
| Configuration Interface | Altera Active Serial (AS) | — |
| Température de fonctionnement | -40C to +85C (Industrial) | -40 C to +85 C |
| Boîtier | 32-pin TQFP (7 x 7 mm) | — |
| Type de montage | Surface Mount | Surface Mount |
| Technology | CMOS OTP flash cell | Flash + CMOS configuration logic |
| Programmability | One-Time Programmable (OTP) | — |
| Supported FPGA Families | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX | — |
| Cascade Support | Yes (nCASC pin for multi-PROM chains) | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Programmable Type | — | In System Programmable |
| Type d'interface | — | Serial (for SRAM-based LUT FPGAs) |
| Programming Interface | — | IEEE 1532-compliant JTAG |
| Supply Voltage - VCCINT | — | 3.0 V to 3.6 V |
| Supply Voltage - VCCIO | — | 4.5 V to 5.5 V |
| Boîtier / Format | — | 32-TQFP (7 mm x 7 mm) |
| Terminal Pitch | — | 0.8 mm |
| Supplier Device Package | — | 32-TQFP |
| Packaging | — | Tray |
| Configuration Clock | — | Dedicated DCLK output for FPGA |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |