EPC16QC100 vs EPC16QC100N Comparaison

Comparaison détaillée côte à côte de EPC16QC100 par Altera et EPC16QC100N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC16QC100 EPC16QC100N
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $14,95 $24,10
Type de mémoire Flash Configuration PROM (non-volatile) —
Taille de mémoire 16 Mbit 16 Mbit (16,777,216 bits)
Configuration Clock (max) 33 MHz —
Interface Altera enhanced configuration serial interface —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Supply Voltage (VCC) 3.0 V to 3.6 V 3.0 V to 3.6 V
Température de fonctionnement -40C to +85C (commercial) 0 C to 70 C
Boîtier 100-pin PQFP (20 x 14 mm) 100-pin PQFP (20 x 14 mm)
Type de montage Surface Mount Surface Mount
Cascadable Yes (multi-device chain) —
Compression Support Yes (Altera enhanced compression) —
Supported FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX
Configuration Controller Integrated on-die —
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS status] —
Programmable Type — In System Programmable
Configuration Clock Frequency — 33 MHz max
On-Chip Decompression — Yes (supports compressed bitstreams)
Access Time — 90 ns typical
Flash Read Bandwidth — 160 Mbps (16-bit DQ at 10 MHz)
Configuration Interface — FPP / PS / AS via dedicated FPGA pins
JTAG (IEEE 1149.1) ISP — Supported
Lead Free — Yes (per datasheet)
Packaging — Tray

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis