EPC16SI16N vs EPC16UI8B Comparaison
Comparaison détaillée côte à côte de EPC16SI16N par Intel et EPC16UI8B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPC16SI16N - 16Mb Enhanced Configuration Device, 16-SOIC | Altera / Intel
EPC16SI16N ⚠ Dernier achat
Comparaison des spécifications
| Paramètre | EPC16SI16N | EPC16UI8B |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $4,35 | $12,50 |
| Type de mémoire | Non-volatile flash (enhanced configuration device) | — |
| Taille de mémoire | 16 Mb (16,777,216 bits) | — |
| Interface | Altera enhanced serial configuration (DCLK, DATA, nCS, nRESET, nSTATUS) | Active Serial (AS), JTAG |
| Programming Interface | JTAG (IEEE 1149.1 boundary scan) | — |
| Maximum Operating Frequency | 40 MHz (fast configuration mode) | — |
| Tension d'alimentation de fonctionnement | 3.3 V (typ) | — |
| Température de fonctionnement | -40 C to +85 C (industrial, 'SI' suffix) | -40 C to +85 C (Industrial) |
| Boîtier | 16-pin SOIC (300 mil, 'SI' suffix) | USON-8 / WSON-8 (8-pin) |
| Type de montage | Surface Mount | Surface Mount |
| Lead-Free / Finish | Lead-free (matte tin), 'N' suffix | — |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS compliance status] |
| In-System Programmability | Yes (via JTAG, multiple reprogramming cycles) | — |
| Compatible FPGA Series | Altera Stratix II, Stratix III, Cyclone, Cyclone II, Cyclone III | — |
| Configuration Daisy-Chaining | Supported (multiple devices / multiple FPGAs) | — |
| On-Chip Charge Pump | Integrated (no external VPP required) | — |
| Memory Density | — | 16 Mbit (2 MB) |
| Fonction | — | Enhanced Configuration Device for SRAM-based LUT FPGAs |
| Tension d'alimentation | — | 2.5 V / 3.3 V |
| Architecture | — | Multi-page flash, up to 8 pages |
| In-System Programming | — | Yes (JTAG) |
| Compression Support | — | Yes (bitstream decompression) |
| Remote System Upgrade | — | Yes |
| Cascade Support | — | Yes (multi-FPGA) |
| Silicon Revision | — | B (second revision) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |