EPC1LC20-W vs EPC2LC20 Comparaison

Comparaison détaillée côte à côte de EPC1LC20-W par Altera et EPC2LC20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC1LC20-W EPC2LC20
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $7,20
Type de mémoire OTP (One-Time Programmable) Configuration PROM Non-volatile configuration PROM
Taille de mémoire 1 Mbit 1.6 Mbit
Configuration Clock (DCLK) 8 MHz maximum —
Tension d'alimentation 3.3 V and 5.0 V —
Interface Altera serial configuration (DCLK / DATA / nCONFIG / nSTATUS) —
In-System Programming Yes - IEEE 1149.1 (JTAG) ISP at 3.3 V / 5.0 V —
Boîtier 20-PLCC J-lead (9x9 mm) 20-pin PLCC (J-lead, 9x9 mm)
Lead Finish Pb-free (matte tin) - "-W" suffix —
Daisy-Chain Support Yes - multiple EPC1 / EPC2 devices cascade to program larger FPGAs —
Compression Support Yes - stores compressed Altera FPGA bitstreams —
Plage de température de fonctionnement [DATA_NEEDED: operating temperature range] —
Programming Cycles 1 (OTP) —
Target FPGA Families Cyclone, FLEX 6000 / 10K / 10KE, ACEX 1K, APEX 20K, Mercury —
Statut RoHS Compliant (Pb-free -W finish) Non-Compliant (original Altera Pb-containing part)
Type de montage Surface Mount (PLCC socket or direct solder) Surface Mount
Configuration Interface — Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE
Programming Interface — IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant
Supply Voltage VCC — 3.0 V to 3.6 V (3.3-V operation)
ISP Voltage Range — 5.0 V or 3.3 V
Supported FPGA Families — ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000
Cascade Support — Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams
Température de fonctionnement — -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet]
Lead-Free Version — EPC2LC20N available as lead-free equivalent
Programming Support — Altera Programming Unit (APU), Quartus II, JTAG programmer
Boundary-Scan — IEEE 1149.1 compliant, 8-bit or 16-bit JTAG

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis