EPC1LC20 vs EPC1LC20-W Comparaison
Comparaison détaillée côte à côte de EPC1LC20 par Intel et EPC1LC20-W par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC1LC20 | EPC1LC20-W |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,95 | $9,85 |
| Type de mémoire | Non-volatile configuration memory (Flash/EPROM) | OTP (One-Time Programmable) Configuration PROM |
| Memory Capacity | 1 Mbit (1,048,576 bits) | — |
| Type d'interface | Serial configuration interface | — |
| Maximum DCLK Frequency | 8 MHz | — |
| Tension d'alimentation | 3.3 V or 5.0 V | 3.3 V and 5.0 V |
| In-System Programmability | Yes (IEEE 1149.1 / JTAG) | — |
| Programmable Voltage | 5.0 V and 3.3 V ISP | — |
| Configuration Mode | Serial, multi-device daisy-chain capable | — |
| Boîtier | 20-pin PLCC (J-leaded, surface mount) | 20-PLCC J-lead (9x9 mm) |
| Nombre de broches | 20 | — |
| Type de montage | Surface Mount | Surface Mount (PLCC socket or direct solder) |
| Température de fonctionnement | [DATA_NEEDED: Operating temperature range] | — |
| Compatible FPGA Families | ACEX 1K, APEX 20K, FLEX 10K, Cyclone, Mercury | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Compliant (Pb-free -W finish) |
| JTAG Pins | TCK, TMS, TDI, TDO | — |
| Taille de mémoire | — | 1 Mbit |
| Configuration Clock (DCLK) | — | 8 MHz maximum |
| Interface | — | Altera serial configuration (DCLK / DATA / nCONFIG / nSTATUS) |
| In-System Programming | — | Yes - IEEE 1149.1 (JTAG) ISP at 3.3 V / 5.0 V |
| Lead Finish | — | Pb-free (matte tin) - "-W" suffix |
| Daisy-Chain Support | — | Yes - multiple EPC1 / EPC2 devices cascade to program larger FPGAs |
| Compression Support | — | Yes - stores compressed Altera FPGA bitstreams |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| Programming Cycles | — | 1 (OTP) |
| Target FPGA Families | — | Cyclone, FLEX 6000 / 10K / 10KE, ACEX 1K, APEX 20K, Mercury |