EPC1TC32 vs EPC2TC32V Comparaison

Comparaison détaillée côte à côte de EPC1TC32 par Intel et EPC2TC32V par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC1TC32 EPC2TC32V
Marque Intel Altera
Catégorie FPGA & CPLD Memory ICs
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $9,20
Type de mémoire Configuration PROM (OTP EPROM) In-System Programmable Configuration PROM
Taille de mémoire 1 Mbit 1.6 Mbit
Configuration Interface Altera Serial Configuration (proprietary) —
Supported FPGA Families FLEX 10K, APEX, Mercury, ACEX 1K, Cyclone —
Tension d'alimentation 3.3 V —
Température de fonctionnement 0 C to +70 C (commercial grade) 0 C to +70 C (commercial)
Boîtier 32-pin TQFP (7x7 mm) 32-pin TQFP (7 mm x 7 mm)
Nombre de broches 32 —
Programming Method Altera ByteBlasterMV / MasterBlaster download cable In-system via JTAG (IEEE 1149.1)
JTAG ISP Support Not supported (EPC1 limitation) —
Cascadable No (single-device configuration only) Yes (multiple EPC2s daisy-chain for larger bitstreams)
Configuration Pins DATA, DCLK, nCONFIG, nSTATUS —
Type de montage Surface Mount Surface Mount
Niveau MSL [DATA_NEEDED: MSL level] [DATA_NEEDED: MSL level]
Statut RoHS [DATA_NEEDED: RoHS status] Compliant
Organisation de la mémoire — x8 (configurable serial/parallel output)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V nominal)
I/O Voltage Tolerance — 5 V tolerant
Interface — Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP
Compatible FPGA Families — APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original)
Configuration Hand-shake Pins — nCONFIG, nSTATUS, CONF_DONE, DCLK
Lead-Free — Yes

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis