EPC1TC32 vs EPC2TC32V 比較
詳細な並列比較: EPC1TC32 メーカー: Intel および EPC2TC32V メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC1TC32 | EPC2TC32V |
|---|---|---|
| ブランド | Intel | Altera |
| カテゴリ | FPGA & CPLD | Memory ICs |
| ライフサイクル状態 | Obsolete | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.75 | $9.20 |
| メモリタイプ | Configuration PROM (OTP EPROM) | In-System Programmable Configuration PROM |
| メモリサイズ | 1 Mbit | 1.6 Mbit |
| Configuration Interface | Altera Serial Configuration (proprietary) | — |
| Supported FPGA Families | FLEX 10K, APEX, Mercury, ACEX 1K, Cyclone | — |
| 電源電圧 | 3.3 V | — |
| 動作温度 | 0 C to +70 C (commercial grade) | 0 C to +70 C (commercial) |
| パッケージ | 32-pin TQFP (7x7 mm) | 32-pin TQFP (7 mm x 7 mm) |
| ピン数 | 32 | — |
| Programming Method | Altera ByteBlasterMV / MasterBlaster download cable | In-system via JTAG (IEEE 1149.1) |
| JTAG ISP Support | Not supported (EPC1 limitation) | — |
| Cascadable | No (single-device configuration only) | Yes (multiple EPC2s daisy-chain for larger bitstreams) |
| Configuration Pins | DATA, DCLK, nCONFIG, nSTATUS | — |
| 実装タイプ | Surface Mount | Surface Mount |
| MSLレベル | [DATA_NEEDED: MSL level] | [DATA_NEEDED: MSL level] |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | Compliant |
| メモリ構成 | — | x8 (configurable serial/parallel output) |
| Supply Voltage (VCC) | — | 3.0 V to 3.6 V (3.3 V nominal) |
| I/O Voltage Tolerance | — | 5 V tolerant |
| インターフェース | — | Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP |
| Compatible FPGA Families | — | APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original) |
| Configuration Hand-shake Pins | — | nCONFIG, nSTATUS, CONF_DONE, DCLK |
| Lead-Free | — | Yes |