EPC2L20 vs EPC2L20U-HAF480119C Comparaison
Comparaison détaillée côte à côte de EPC2L20 par Altera et EPC2L20U-HAF480119C par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPC2L20U-HAF480119C - FPGA Config Device, SRAM LUT | Intel
EPC2L20U-HAF480119C ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPC2L20 | EPC2L20U-HAF480119C |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $25,80 | $10,75 |
| Type de mémoire | Configuration PROM (non-volatile) | Configuration PROM (non-volatile) |
| Taille de mémoire | 1.6 Mbit | 1.6 Mb |
| Organisation de la mémoire | 8-bit byte | — |
| Interface | Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) | — |
| Programmability | In-system programmable via JTAG | In-system programmable via JTAG |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 5.0 V (VCCSEL selectable) | — |
| Cascade Support | Yes - multi-device daisy chain | Yes (multi-PROM chains for larger FPGAs) |
| Boundary Scan | JTAG IEEE 1149.1 BST | — |
| Boîtier | 20-pin PLCC (J-lead) | PLCC-20 |
| Type de montage | Surface Mount (PLCC socket compatible) | Surface Mount / Socketed |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Niveau MSL | [DATA_NEEDED: MSL rating] | — |
| Statut RoHS | RoHS Compliant (per IC Components listing) | [DATA_NEEDED: RoHS status] |
| Process Technology | Low-power CMOS | — |
| Target FPGAs | APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix | — |
| Target Device | — | SRAM-based LUT FPGAs (Cyclone, Stratix, APEX families) |
| Core Supply Voltage | — | 3.3 V |
| I/O Tolerance | — | 5 V tolerant |
| Configuration Modes | — | Serial (1-bit), Parallel (8-bit FPP), JTAG |
| JTAG Support | — | Yes (IEEE 1149.1 boundary-scan) |
| Configuration Clock Range | — | 10 MHz to 40 MHz |
| Bitstream Compression Support | — | Yes (Cyclone/Stratix compressed bitstreams) |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |