EPC2L20N vs EPC2L20U-HAF480119C Comparaison
Comparaison détaillée côte à côte de EPC2L20N par Altera et EPC2L20U-HAF480119C par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPC2L20U-HAF480119C - FPGA Config Device, SRAM LUT | Intel
EPC2L20U-HAF480119C ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPC2L20N | EPC2L20U-HAF480119C |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | NRND | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $17,20 | $10,75 |
| Fonction | In-System Programmable Configuration PROM for SRAM-based LUT FPGAs | — |
| Taille de mémoire | 1.6 Mbit | 1.6 Mb |
| Programmable Type | In System Programmable (ISP) | — |
| Supply Voltage - VCCINT/VCCIO | 3.0 V to 3.6 V or 4.5 V to 5.5 V | — |
| Boîtier / Format | 20-LCC (J-Lead), PLCC-20 | — |
| Packaging | Tube | — |
| Température de fonctionnement | 0C to +70C (commercial) | — |
| Supported FPGA Families | Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet) | — |
| Configuration Interface | Serial (Altera FPP / PS configuration scheme) | — |
| Cascade Support | Yes (multi-PROM chain via CE control) | Yes (multi-PROM chains for larger FPGAs) |
| Programming Method | In-system via 4-wire ISP / JTAG-style | — |
| Type de montage | Surface Mount (J-Lead PLCC) | Surface Mount / Socketed |
| Nombre de broches | 20 | — |
| Lead Finish | Matte Tin (Pb-free) | — |
| Niveau MSL | 3 (168 hours) | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS status] |
| Type de mémoire | — | Configuration PROM (non-volatile) |
| Target Device | — | SRAM-based LUT FPGAs (Cyclone, Stratix, APEX families) |
| Core Supply Voltage | — | 3.3 V |
| I/O Tolerance | — | 5 V tolerant |
| Configuration Modes | — | Serial (1-bit), Parallel (8-bit FPP), JTAG |
| JTAG Support | — | Yes (IEEE 1149.1 boundary-scan) |
| Programmability | — | In-system programmable via JTAG |
| Configuration Clock Range | — | 10 MHz to 40 MHz |
| Bitstream Compression Support | — | Yes (Cyclone/Stratix compressed bitstreams) |
| Boîtier | — | PLCC-20 |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |