EPC2L20U-HAF480119C vs EPC2L120 Comparaison
Comparaison détaillée côte à côte de EPC2L20U-HAF480119C par Intel et EPC2L120 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPC2L20U-HAF480119C - FPGA Config Device, SRAM LUT | Intel
EPC2L20U-HAF480119C ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPC2L20U-HAF480119C | EPC2L120 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,75 | $5,20 |
| Type de mémoire | Configuration PROM (non-volatile) | Configuration PROM (Flash-based) |
| Taille de mémoire | 1.6 Mb | — |
| Target Device | SRAM-based LUT FPGAs (Cyclone, Stratix, APEX families) | — |
| Core Supply Voltage | 3.3 V | — |
| I/O Tolerance | 5 V tolerant | — |
| Configuration Modes | Serial (1-bit), Parallel (8-bit FPP), JTAG | — |
| JTAG Support | Yes (IEEE 1149.1 boundary-scan) | — |
| Programmability | In-system programmable via JTAG | — |
| Cascade Support | Yes (multi-PROM chains for larger FPGAs) | — |
| Configuration Clock Range | 10 MHz to 40 MHz | — |
| Bitstream Compression Support | Yes (Cyclone/Stratix compressed bitstreams) | — |
| Boîtier | PLCC-20 | PLCC-20 |
| Type de montage | Surface Mount / Socketed | Surface Mount |
| Plage de température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | unknown |
| Lead-Free | [DATA_NEEDED: lead-free status] | unknown |
| Density | — | 120 Kbit |
| Configuration Interface | — | Serial, FPGA-targeted |
| Operating Voltage | — | 2.7 V to 3.6 V (3.3 V typ) |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Compatible FPGAs | — | Altera Cyclone, Cyclone II, APEX-series |
| Température de fonctionnement | — | -40 C to +85 C |
| CONF_DONE Output | — | Open-drain, wire-OR capable |
| Data Retention | — | 20 years (per Altera datasheet family) |
| Program/Erase Cycles | — | 100 cycles minimum |
| Family | — | EPC2 (Enhanced Configuration) |