EPC2LC20-U vs EPC2LC20 Comparaison

Comparaison détaillée côte à côte de EPC2LC20-U par Altera et EPC2LC20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LC20-U EPC2LC20
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,60 $7,20
Type de mémoire Configuration PROM (Flash, in-system programmable) Non-volatile configuration PROM
Taille de mémoire 1.6 Mbit 1.6 Mbit
Interface Serial (4-wire Altera configuration) + JTAG (IEEE 1149.1) —
Max Configuration Clock 10 MHz —
Supply Voltage (VCC) 3.3 V (3.0 V to 3.6 V) —
Programmable In-system via JTAG —
Cascade Support Yes (multi-PROM for larger bitstreams) Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams
Boîtier 20-PLCC (9x9) 20-pin PLCC (J-lead, 9x9 mm)
Type de montage Surface Mount Surface Mount
Température de fonctionnement [DATA_NEEDED: full operating temperature range] -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet]
Supported FPGA Families ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000
JTAG Support Yes (IEEE 1149.1 boundary-scan) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] Non-Compliant (original Altera Pb-containing part)
Lead-Free [DATA_NEEDED: lead-free status] —
Niveau MSL [DATA_NEEDED: moisture sensitivity level] —
Configuration Interface — Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE
Programming Interface — IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant
Supply Voltage VCC — 3.0 V to 3.6 V (3.3-V operation)
ISP Voltage Range — 5.0 V or 3.3 V
Lead-Free Version — EPC2LC20N available as lead-free equivalent
Programming Support — Altera Programming Unit (APU), Quartus II, JTAG programmer
Boundary-Scan — IEEE 1149.1 compliant, 8-bit or 16-bit JTAG

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis