EPC2LC20-U vs EPC2LC20 比較

詳細な並列比較: EPC2LC20-U メーカー: Altera および EPC2LC20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2LC20-U EPC2LC20
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 Obsolete NRND
在庫状況 In Stock In Stock
単価(USD) $9.60 $7.20
メモリタイプ Configuration PROM (Flash, in-system programmable) Non-volatile configuration PROM
メモリサイズ 1.6 Mbit 1.6 Mbit
インターフェース Serial (4-wire Altera configuration) + JTAG (IEEE 1149.1) —
Max Configuration Clock 10 MHz —
Supply Voltage (VCC) 3.3 V (3.0 V to 3.6 V) —
Programmable In-system via JTAG —
Cascade Support Yes (multi-PROM for larger bitstreams) Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams
パッケージ 20-PLCC (9x9) 20-pin PLCC (J-lead, 9x9 mm)
実装タイプ Surface Mount Surface Mount
動作温度 [DATA_NEEDED: full operating temperature range] -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet]
Supported FPGA Families ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000
JTAG Support Yes (IEEE 1149.1 boundary-scan) —
RoHS ステータス [DATA_NEEDED: RoHS compliance status] Non-Compliant (original Altera Pb-containing part)
Lead-Free [DATA_NEEDED: lead-free status] —
MSLレベル [DATA_NEEDED: moisture sensitivity level] —
Configuration Interface — Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE
Programming Interface — IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant
Supply Voltage VCC — 3.0 V to 3.6 V (3.3-V operation)
ISP Voltage Range — 5.0 V or 3.3 V
Lead-Free Version — EPC2LC20N available as lead-free equivalent
Programming Support — Altera Programming Unit (APU), Quartus II, JTAG programmer
Boundary-Scan — IEEE 1149.1 compliant, 8-bit or 16-bit JTAG

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼