EPC2LC2QN vs EPC2LC20N Comparaison

Comparaison détaillée côte à côte de EPC2LC2QN par Altera et EPC2LC20N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LC2QN EPC2LC20N
Marque Altera Intel
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,20 $7,40
Product Type FPGA Configuration Device —
Configuration Memory Size 2 Mb —
Target Device Family SRAM-Based LUT FPGAs (APEX II, Cyclone, Stratix) —
Core Supply Voltage 3.3 V —
I/O Supply Voltage 3.3 V —
Température de fonctionnement 0°C to +70°C (Commercial) [DATA_NEEDED: operating temperature range]
Boîtier 100-pin PQFP 20-pin PLCC (J-Lead, 9x9 mm)
Type de montage Surface Mount Surface Mount
Configuration Interface 4-wire Serial (DATA, DCLK, nCONFIG, nSTATUS) —
Programming Interface JTAG (IEEE 1149.1) —
Bitstream Compression Supported (Altera-compressed format) —
Multi-Device Daisy-Chain Support Yes (up to 8 FPGAs) —
In-System Programmability Yes —
Bitstream Programming Cycles [DATA_NEEDED: minimum endurance cycles] —
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Lead-Free Yes —
Niveau MSL [DATA_NEEDED: MSL rating] —
Country of Origin [DATA_NEEDED: COO] —
Fonction — In-System Programmable Configuration PROM for SRAM-based FPGAs
Taille de mémoire — 1.6 Mbit
Type de mémoire — Flash
Programmable Type — In System Programmable (ISP)
Supply Voltage VCCINT — 3.0 V to 3.6 V
Supply Voltage VCCIO — 4.75 V to 5.25 V
Configuration Clock Frequency — 8 MHz (max)
Interface — Serial (DATA0, DCLK, nCONFIG, nSTATUS, CONF_DONE)
JTAG Support — IEEE 1149.1 / IEEE 1532 compliant
Packaging — Tube
Supported FPGA Families — Altera APEX, Cyclone, Stratix, ACEX, MAX 7000

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis