EPC2LI20N vs EPC2L20N Comparaison

Comparaison détaillée côte à côte de EPC2LI20N par Altera et EPC2L20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LI20N EPC2L20N
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,10 $17,20
Type de mémoire Non-volatile configuration PROM (Flash) —
Taille de mémoire 1.6 Mbit 1.6 Mbit
Programmable Type In System Programmable (ISP via JTAG) In System Programmable (ISP)
Configuration Mode Serial —
Maximum Configuration Frequency 10 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V —
Supply Voltage (VCCIO) 4.5 V to 5.5 V —
Boîtier / Format 20-PLCC (J-Lead), 9x9 mm 20-LCC (J-Lead), PLCC-20
Type de montage Surface Mount Surface Mount (J-Lead PLCC)
Packaging Tube Tube
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Supported FPGA Series ACEX 1K, APEX II, Cyclone, Stratix II —
JTAG Interface IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO) —
Configuration Pins nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE —
Statut RoHS [DATA_NEEDED: RoHS status] Compliant
Fonction — In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
Supported FPGA Families — Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
Nombre de broches — 20
Lead Finish — Matte Tin (Pb-free)
Niveau MSL — 3 (168 hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis