EPC2LI20N vs EPC2L20N Comparación

Comparación detallada lado a lado de EPC2LI20N por Altera y EPC2L20N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC2LI20N EPC2L20N
Marca Altera Altera
Categoría Memory ICs Memory ICs
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $5,10 $17,20
Tipo de memoria Non-volatile configuration PROM (Flash) —
Tamaño de memoria 1.6 Mbit 1.6 Mbit
Programmable Type In System Programmable (ISP via JTAG) In System Programmable (ISP)
Configuration Mode Serial —
Maximum Configuration Frequency 10 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V —
Supply Voltage (VCCIO) 4.5 V to 5.5 V —
Encapsulado / Carcasa 20-PLCC (J-Lead), 9x9 mm 20-LCC (J-Lead), PLCC-20
Tipo de montaje Surface Mount Surface Mount (J-Lead PLCC)
Packaging Tube Tube
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Supported FPGA Series ACEX 1K, APEX II, Cyclone, Stratix II —
JTAG Interface IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO) —
Configuration Pins nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE —
Estado RoHS [DATA_NEEDED: RoHS status] Compliant
Función — In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
Supported FPGA Families — Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
Recuento de pines — 20
Lead Finish — Matte Tin (Pb-free)
Nivel MSL — 3 (168 hours)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización