EPF10K50GC403-4 vs EPF10K50GC403-3 Comparaison

Comparaison détaillée côte à côte de EPF10K50GC403-4 par Altera et EPF10K50GC403-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPF10K50GC403-3 EPF10K50GC403-3 - FLEX 10K 50K Gates FPGA | Altera

EPF10K50GC403-3 - FLEX 10K 50K Gates FPGA | Altera

EPF10K50GC403-3 Obsolete

Comparaison des spécifications

Paramètre EPF10K50GC403-4 EPF10K50GC403-3
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $62,00 $68,00
Family FLEX 10KA FLEX 10K
Logic Elements 2,880 —
Typical Gates 50,000 —
Embedded Array Blocks (EABs) 20 Yes (per datasheet)
Maximum Internal Clock Frequency 125 MHz —
Speed Grade -4 -3
Process Technology 0.42 µm CMOS SRAM 0.42 µm CMOS
Tension d'alimentation 4.75 V to 5.25 V (5 V nominal) —
I/O Standards 3.3 V or 5 V configurable (multiVolt) —
Boîtier 403-pin CPGA (Ceramic Pin Grid Array) 403-pin CPGA
Type de montage Through-hole (CPGA) —
Configuration Memory SRAM (in-system programmable) —
Boundary Scan IEEE 1149.1 (JTAG) —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature grade]
Statut RoHS [DATA_NEEDED: RoHS compliance status] Compliant (per Kjr Technology listing)
Typical Gate Count — 50,000 gates
Logic Elements (Cells) — 2,880
Maximum Operating Frequency — 125 MHz
Core Supply Voltage — 5 V
I/O Supply Voltage — 3.3 V or 5 V (MultiVolt)
Logic Array Blocks (LABs) — Yes (per datasheet)
JTAG Boundary Scan — IEEE Std 1149.1 (per family datasheet)
Configuration Method — SRAM-based, external configuration device required

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis