EPF6024ATI144-3N vs EPF6024ATI144-2N Comparaison
Comparaison détaillée côte à côte de EPF6024ATI144-3N par Intel et EPF6024ATI144-2N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPF6024ATI144-3N | EPF6024ATI144-2N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $15,20 | $14,10 |
| Family | FLEX 6000 | — |
| Logic Elements | 1,960 | — |
| Typical Gates | 24,000 | 24,000 |
| User I/O Pins | 117 | — |
| Core Supply Voltage | 3.3 V | — |
| Speed Grade | -3 (faster bin) | -2 |
| Boîtier | 144-LQFP (TQFP-144, 20x20 mm) | TQFP-144 (JEDEC S-PQFP-G144, 0.50 mm pitch) |
| Process Technology | 0.5 µm SRAM CMOS | CMOS, SRAM LUT |
| Configuration | SRAM, requires external configuration EPROM | — |
| JTAG Support | Yes (IEEE 1149.1 boundary scan) | — |
| I/O Standards | 3.3 V LVTTL/LVCMOS, 5.0 V tolerant on selected banks | — |
| Température de fonctionnement | -40 C to +85 C (industrial) | -40C to +85C (Industrial) |
| Type de montage | Surface Mount (gull-wing) | Surface Mount |
| Niveau MSL | 3 (168 hours) | [DATA_NEEDED: MSL rating] |
| Statut RoHS | Compliant (lead-free 'N' suffix) | unknown |
| Lead-Free Terminal Finish | Yes (N suffix) | — |
| Configuration Memory Required | EPC1, EPC2 or compatible | — |
| Device Family | — | FLEX 6000 |
| Product Type | — | Loadable Programmable Logic Device (PLD) / SRAM FPGA |
| Usable Logic Gates | — | [DATA_NEEDED: usable gates] |
| Logic Elements (LE) | — | 1,960 |
| Dedicated Inputs | — | 4 |
| Maximum User I/O | — | 117 |
| Logic Array Blocks (LAB) | — | 196 |
| Terminal Form | — | Gull Wing |
| Tension d'alimentation | — | 3.0 V to 3.6 V (core 2.5 V, I/O 3.3 V PCI-compliant) |
| Configuration Method | — | SRAM, serial or parallel, JTAG (IEEE 1149.1) |