EPF81188AGC232-3 vs EPF81188AGC232-2A Comparaison
Comparaison détaillée côte à côte de EPF81188AGC232-3 par Intel et EPF81188AGC232-2A par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPF81188AGC232-3 - FLEX 8000 12K Gates 1008 Cells CPLD | Intel / Altera
EPF81188AGC232-3 ObsoleteComparaison des spécifications
| Paramètre | EPF81188AGC232-3 | EPF81188AGC232-2A |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $142,00 | $92,00 |
| Family | FLEX 8000 | FLEX 8000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Usable Gates | 12,000 | 12,000 |
| Logic Cells / Elements | 1008 | — |
| Registers | 1,500 | — |
| Maximum Internal Frequency | 125 MHz | 125 MHz |
| Process Technology | 0.42 µm CMOS | 0.42 µm CMOS |
| Tension d'alimentation | 5 V | — |
| I/O Signaling | 3.3 V or 5 V | — |
| User I/O Pins | 188 | 184 |
| Dedicated Inputs | 4 | 4 |
| Package Type | 232-pin CPGA (Ceramic Pin Grid Array) | — |
| Type de montage | Through-hole (Pin Grid Array socket) | Through-Hole (CPGA) |
| Configuration Method | In-circuit reconfigurability (ICR) via JTAG / external devices | — |
| Température de fonctionnement | -40C to +85C (industrial) | [DATA_NEEDED: operating temperature grade] |
| Statut RoHS | Non-compliant (CPGA package, military/aerospace legacy) | [DATA_NEEDED: RoHS compliance status] |
| Logic Elements | — | 1,008 |
| Logic Cells | — | 1,008 |
| Propagation Delay | — | 5 ns |
| Configuration Technology | — | SRAM (volatile, in-system reconfigurable) |
| I/O Voltage | — | 3.3 V or 5 V (configurable) |
| Boîtier | — | CPGA-232 (Ceramic Pin Grid Array, 232 pins) |
| In-Circuit Reconfigurability | — | Yes (external configuration device or intelligent host) |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Output Function | — | Registered (D-type flip-flop per LE) |