EPF81188AGC232-3 vs EPF81188AGC232-2A Comparación
Comparación detallada lado a lado de EPF81188AGC232-3 por Intel y EPF81188AGC232-2A por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Intel
EPF81188AGC232-3 - FLEX 8000 12K Gates 1008 Cells CPLD | Intel / Altera
EPF81188AGC232-3 ObsoleteComparación de especificaciones
| Parámetro | EPF81188AGC232-3 | EPF81188AGC232-2A |
|---|---|---|
| Marca | Intel | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $142,00 | $92,00 |
| Family | FLEX 8000 | FLEX 8000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Usable Gates | 12,000 | 12,000 |
| Logic Cells / Elements | 1008 | — |
| Registers | 1,500 | — |
| Maximum Internal Frequency | 125 MHz | 125 MHz |
| Process Technology | 0.42 µm CMOS | 0.42 µm CMOS |
| Tensión de alimentación | 5 V | — |
| I/O Signaling | 3.3 V or 5 V | — |
| User I/O Pins | 188 | 184 |
| Dedicated Inputs | 4 | 4 |
| Package Type | 232-pin CPGA (Ceramic Pin Grid Array) | — |
| Tipo de montaje | Through-hole (Pin Grid Array socket) | Through-Hole (CPGA) |
| Configuration Method | In-circuit reconfigurability (ICR) via JTAG / external devices | — |
| Temperatura de funcionamiento | -40C to +85C (industrial) | [DATA_NEEDED: operating temperature grade] |
| Estado RoHS | Non-compliant (CPGA package, military/aerospace legacy) | [DATA_NEEDED: RoHS compliance status] |
| Logic Elements | — | 1,008 |
| Logic Cells | — | 1,008 |
| Propagation Delay | — | 5 ns |
| Configuration Technology | — | SRAM (volatile, in-system reconfigurable) |
| I/O Voltage | — | 3.3 V or 5 V (configurable) |
| Encapsulado | — | CPGA-232 (Ceramic Pin Grid Array, 232 pins) |
| In-Circuit Reconfigurability | — | Yes (external configuration device or intelligent host) |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Output Function | — | Registered (D-type flip-flop per LE) |